しらさぎプロジェクト大学開放特許データベース(単願&発明者検索)

特許詳細
出願番号 2004-260466
登録番号 3735723
国際特許分類 G06F 17/50
発明名称 ハードウエア記述言語合成ツール及びそれを利用した集積回路の設計方法
出願人又は権利者 金沢大学
研究者
研究分野 情報・通信
用途 データ処理
要約 課題 C言語などの高位レベル言語で記述されたプログラムから自動的にハードウエア記述言語で記述されたハードウエア設計ファイルを形成することができるハードウエア記述言語合成ツール及びそれを利用した集積回路の設計方法を提供する。
要約 解決手段 マイクロプロセッサのプログラムメモリとプログラムコードなどを除くハードウエアコンポーネントを、ハードウエア記述言語で記述したハードウエアファイルと、高級レベル言語プログラムをコンパイルして得られたアセンブリレベル言語プログラムを解析して、その命令コードをハードウエアコンポーネントに対応させてハードエウア記述言語で記述したソフトウエアファイルに変換するアセンブリレベル合成プログラムとを有するハードウエア記述言語合成ツールである。そして、このツールは、ハードウエアファイルとソフトウエアファイルとを、ハードウエア設計ファイルとして出力する。
問い合わせ先 金沢大学
先端科学・イノベーション推進機構
076-264-6111
金沢大学先端科学・イノベーション推進機構
更新日 2017/12/01